全球領先的硅產品知識產權(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內核授權廠商CEVA公司發(fā)布一系列先進處理器和多內核技術，進一步提升用于包括無線終端、室外小型基站(small cell)、接入點、城區(qū)(Metro)和宏基站等高性能無線應用的CEVA-XC DSP架構框架。新提升特性包括：全面的多內核特性、高吞吐量矢量浮點處理和一整套提供高功率效率硬件-軟件區(qū)分的協(xié)處理器引擎。CEVA與領先的OEM廠商、無線半導體廠商和IP合作伙伴密切合作，一起定義和優(yōu)化這些技術。
市場分析機構The Linley Group高級分析師J. Scott Gardner評論道：“除了在無線基帶設計中提升性能并降低成本和功耗外， CEVA-XC架構新的提升為SoC設計人員提供了在多內核設計中開發(fā)和優(yōu)化高速數(shù)據流的全面環(huán)境。而且，使用ARM最新的互連和一致性協(xié)議，以及先進的自動數(shù)據通信管理器和動態(tài)調度(dynamic scheduling)軟件框架，使得CEVA成為現(xiàn)今唯一能夠支持如此廣泛基于DSP的多內核SoC的DSP授權許可廠商。結合矢量浮點支持和廣泛的協(xié)處理器引擎，CEVA-XC架構框架含括了用于廣泛的用戶設備和基礎設施應用的所有基本DSP平臺組件?！?
MUST——先進多內核系統(tǒng)技術
CEVA的MUST是基于高速緩存的多內核系統(tǒng)技術，帶有先進的高速緩存一致性、資源共享和數(shù)據管理支持。最初用于CEVA-XC，MUST支持在對稱的多處理或非對稱的多處理系統(tǒng)架構中集成多個CEVA-XC DSP內核，以及廣泛的多內核DSP處理專用技術。這些技術包括：
●使用共享任務庫的動態(tài)調度
●通過軟件定義的基于硬件事件調度
●任務和數(shù)據驅動共享資源管理
●帶有完全高速緩存一致性的先進存儲器層次結構支持
●無軟件干涉的先進自動控制數(shù)據通信管理，以及
●基于任務評價(task-awareness)的專用優(yōu)先區(qū)分方案
為了推動包含ARM處理器和多個CEVA DSP的先進多內核SoC的開發(fā)，CEVA已經增加了用于ARM AXI4互連協(xié)議和AMBA 4 ACE高速緩存一致性擴展的廣泛CEVA-XC架構框架支持。這顯著簡化了SoC設計的軟件開發(fā)和調試過程，同時減小軟件高速緩存管理開支以及處理器周期和外部存儲器帶寬。這樣的好處是在SoC中的處理器之間形成更緊密的集成，從而提升整個系統(tǒng)的能效和性能。
